用Altium绘制完成原理图后编译中警告adding items to net GND,请问大虾们这是哪儿的问题所导致的?

2024-12-25 09:29:56
推荐回答(2个)
回答1:

从你的描述中。是你设置了隐藏电源网络名称的命令造成的。只要你取消对电源网络名称的隐藏。就不会在完成原理图后编译中出现警告adding items to net GND和adding items to net VCC的提示。

回答2:

有器件没接地