首页
230问答网
>
Xilinx的FPGA时钟问题
Xilinx的FPGA时钟问题
2025-02-01 07:51:43
推荐回答(2个)
回答1:
先接个IBUF,再接一个BUFG试试。我用Virtex-6芯片是这么处理的,不知道SPARTAN原语是不是一样。
回答2:
不知道
相关问答
有关赛灵思fpga时钟的问题
关于xilinx7系列FPGA,如果给它输入差分时钟,如何调...
FPGA的时钟问题
用Xilinx的FPGA,如果给它输入差分时钟,从而调用FP...
xilinx FPGA xc4vlx25全局时钟约束报错误
xilinx FPGA 产生时钟模块,为什么采用一对差分全局...
(FPGA)Xilinx的Nexys2开发板时钟管脚分配问题...
如何在Xilinx FPGA中实现高质量时钟输出
最新问答
从华严北里到北京西站怎么坐公交车,最快需要多久
Xilinx的FPGA时钟问题
一套房贷款政策都有哪些
我MP3里有一首歌很好听,想作为QQ空间背景音乐!不知道怎么弄,希望懂的朋友教下!谢谢!
集成灶好的牌子求推荐
近半月以来,网速明显变慢了。现在想买一部VivoX27,是否可在未来改换5g卡时,不用再改换手机呢?
男士优先还是女士优先?
为什么我们做很多事情都要女士优先?
你好,这是一对情侣图片,可以帮我找到他的另一张图吗?
谁有英文圆体字的教学视频??求链接~~~~~