verilog 如何循环比较数据大小？

2024-12-30 19:31:59

推荐回答（2个）

回答1：

1.用一个寄存器存最大数，如果输入的数比寄存器里的数大，就替换，如果小于，就不变，然后寄存器里的数就是最大值了

input [11:0] digital_out; //AD的输出数据

reg [11:0]max_num; //如果是多位的，就声明多位的reg
always @(posedge clk or negedge reset_n)begin
if(!reset_n)
max_num <= 12'b0;
else if(digital_out > max_num)
max_num <= digital_out;
end

回答2：

不太详细哇